You design integrated circuits — CPUs, memory, signal processors, analog ICs — using hardware description languages and EDA tools.
注：职业描述基于市场通用岗位职能，实际工作内容因单位和部门有所不同。
月薪（税前）· 受地区、单位性质和个人能力影响较大
北京、上海、深圳等一线城市薪资通常高于全国平均水平 20–40%
国有企业稳定性强，私营和外资企业薪资弹性较大
该职业依赖专业判断、创意或人际沟通，AI工具可以辅助但难以全面替代。主动学习AI辅助工具将显著提升工作效率。
技术技能名称保留英文（行业通用表达），面试和实际工作中均以此为准。
在导师或上级指导下熟悉业务体系，建立专业知识框架。通常需要 3–6 个月内开始独立承担项目模块。
独立主导项目或业务模块，开始带领初级成员，逐步建立行业内的专业声誉和人脉网络。
负责重大项目或部门管理，参与战略决策，薪资上限显著提升。高级岗位通常需要丰富的项目记录或专业认证。
上午9:00-10:30参加项目晨会，同步前端验证结果与后端布局进度；10:30-12:00使用Verilog/VHDL完成CPU子模块RTL编码，并在VCS中运行功能仿真；午休后13:30-15:00配合验证工程师调试UVM testbench，定位时序违例问题；15:00-16:30审查Synopsys Design Compiler综合报告，优化关键路径约束；16:30-17:30撰写模块设计文档并更新Git仓库，同步提交至Jira任务系统。晚间常需复现FPGA原型平台上的偶发性亚稳态故障，平均每日代码/文档产出约300行，高度依赖EDA工具链稳定性与跨团队实时协作。
需具备微电子、集成电路或计算机工程相关专业本科及以上学历，扎实掌握数字电路、半导体物理与计算机体系结构核心知识。熟练使用主流EDA工具（如Cadence Genus、Synopsys DC/VCS、Mentor Questa）及脚本语言（Tcl/Python/Shell）。
优先参与高校MPW（多项目晶圆）计划，如中科院“先导杯”或上海微技术工研院Open MPW项目；在开源芯片社区（如OpenTitan、CHIPS Alliance）贡献RTL模块；用SkyWater 130nm PDK在GitHub公开完整tape-out流程文档，比空谈理论更具说服力。
当前数字前端岗位需求量约为模拟岗位的3倍，入门门槛相对明确（Verilog+UVM+STA体系成熟），但竞争激烈；模拟设计需深厚器件物理功底和版图直觉，应届岗少但人才稀缺，建议结合兴趣与数学/电磁场课程成绩综合判断。
可向三条路径演进：①技术纵深——成为SerDes/Chiplet等前沿领域首席架构师；②交叉复合——转向AI加速器系统架构或汽车功能安全（ISO 26262）专家；③产业延伸——考取PMP/Scrum Master认证，转型芯片项目总监或Fab厂客户经理。